| 职位职责： |
职责：
模拟集成电路IP核设计，负责Video D/A转换器、A/D转换器、PLL等模拟IP的开发，包括技术规格定
义，前后端设计，IP评价与标准化，等。
Duties: Responsible for analog IP core design such as Video D/A converter, PLL and A/D
converter , including specification definition , front-end and back-end design, IP
evaluation and standardize.
要求：
（1）微电子或电子工程类专业 (2) 熟悉CMOS 器件的设计和加工工艺。（3）熟悉模拟电路，参加过
经典模拟电路（Amplifier，ADC，DAC 或PLL等）的设计流程，熟悉音视频领域的模拟电路（如Video
D/A）设计者优先考虑。（4）精通模拟电路设计的基本工具，如HSPICE、SPECTRE、HSIM、Matlab等
，熟悉IC设计流程的后端EDA工具（5）具有较强的理解能力和协作能力。
Requirements: (1) Microelectronic or electronic engineering major ; (2)Familiar with
CMOS devices’ design and process technologies; (3) familiar with analog circuits,
participated design flow of typical circuit designs (such as Amplifier, ADC, DAC or PLL,
etc.), the candidate familiar with Audio/Video analog circuit (such as Video DAC or PLL)
will be given priority. (4) Skillfully use basic EDA software and analysis tools for
analog domain, such as HSPICE, Spectre, HSIM, MatLab, etc, familiar with back-end design
tools ; (5) Good understanding and cooperation spirit.
该职位只接收由以下地址注册投递的简历，以保证提供求职信息的完整性。
http://www.bjgongzhao.com.cn/company/xinhuitongyong/Job.html
高级数字前端设计工程师
职责：
负责通信系统复杂数字模块的RTL生成、功能验证；配合后端设计工程师实现数字模块的时序收敛与
功耗收敛。
Duties: Responsible for front-end design, functional verification. coordinate with back
-end design engineers toward a closure of digital module’s timing and power
convergence.
要求：
电子、通信及相关专业硕士；两年以上工作经验；熟练使用Verilog硬件描述语言进行可综合设计；
了解ESL描述与验证；能熟练使用主流设计工具完成复杂数字模块的设计与验证；有复杂数字系统的
FPGA实现经验,具备良好的英语读写能力，有良好的团队合作及钻研精神。
Requirements: MS. in computer science ,EE, communication or related engineering fields;
skillfully use Verilog hardware description language for logic design and synthesize;
understand ESL descriptions and related verification, can skillfully use mainstream
design tools for accomplishing complex digital modules’ design and verification. |
| 公司介绍： | 北京多特科技发展有限公司属多元化业务企业, 分公司包括: 互联网/计算机软件/通信等IT业务. 以及其它建筑房地产等业务. 现公司诚聘: 以下人员,有意者待遇从优. |
| 联系地址： | 朝阳区北苑路红军营天朗园傲城融富中心B座20层2003室 |
